fix: restore CH390 bridge flow and sync driver docs

项目技术实现.md

@@ -176,7 +176,8 @@
 
 1. 运行时架构层面的 `SPI/LwIP/CH390` 多源访问问题已经消除
 2. `HardFault` 与“运行一会儿卡死”问题已修复
-3. CH390 当前仍未建立可信通信，最近稳定读回表现为全 `0xFFFF` 或全 `0x0000`，说明剩余问题已经收敛到低层器件响应/总线层面，而不再是运行时并发问题
+3. CH390D 当前已恢复基础寄存器读写，调试重点已从“SPI 是否完全不通”转入初始化完整性、链路、中断与收发功能验证
+4. 最终实板定位表明，一颗 CH390D 供电滤波电容虚焊会直接导致供电不稳，并放大为网络收发异常
 
 ### 5.6 RTT 调试输出
 
@@ -265,7 +266,7 @@ while (1)
 当前构建结果：
 
 1. `0 Error(s)`
-2. 当前收敛目标已变更为 `0 Warning(s)`，并已在源码中清理已确认的未使用变量/重复复位噪声
+2. `0 Warning(s)`
 3. 代码体积仍满足 `STM32F103R8T6` 资源约束
 4. `MDK-ARM` 工程可直接编译并下载验证
 
@@ -280,31 +281,28 @@ while (1)
 ### 9.1 功能限制
 
 1. 当前使用静态 IP，不支持 DHCP
-2. CH390 当前仍未返回可信的 `VID/PID/REV`，最新稳定读回表现为全 `0xFFFF/0xFF`
-3. 因此当前不能宣称网络链路已经真正建立，`LINK` 位读数也不可信
-4. 目前未提供上板网络与串口吞吐测试结论
-5. `config` 模块仍保留较重的字符串解析逻辑，但当前体积已可接受
-6. 新增 bit-bang 诊断读也返回全 `0xFF`，说明问题不再像单纯的 STM32 硬件 SPI 外设配置错误
+2. 当前已验证 CH390 基础寄存器读写、PHY 管理寄存器访问与 lwIP `netif` 链路置位路径；RX/TX 实际业务流量仍需继续做板上验证
+3. 目前未提供完整的上板网络吞吐、丢包率与长时间稳定性报告
+4. `config` 模块仍保留较重的字符串解析逻辑，但当前体积已可接受
 
 ### 9.2 上板验证重点
 
-1. 验证 CH390 `CS/SCK/MOSI/MISO/RST/INT` 的实际波形与极性是否和当前软件假设一致
-2. 重点验证为何 CH390 在硬件 SPI 与 bit-bang 两条读路径下都稳定返回 `0xFFFF/0xFF`
+1. 验证 CH390 `RST/CS/SCK/MOSI/MISO/INT` 在芯片脚侧的实际波形与当前软件假设一致
+2. 验证 `VID/PID/REV`、MAC 写回、`RCR/IMR/INTCR`、PHY 寄存器与 `LINK`/`netif` 链路状态在多次上电下稳定一致
 3. 验证 `TIM4` 1ms 中断稳定性与 `PC13` 1秒翻转节拍
 4. 验证 `UART2/UART3 DMA + IDLE` 在长连续流量下的行为
 5. 验证 TCP Server 与 TCP Client 双链路同时工作时的稳定性
 6. 验证配置保存、复位、MAC 生效路径
+7. 验证 CH390 收发路径、链路变化中断与 RX/TX 数据通路
 
 ## 十、后续建议
 
 下一阶段建议按以下顺序推进：
 
-1. 暂停继续盲目修改 CH390 软件驱动；当前软件侧已基本排除到足以支持硬件优先排查
-2. 先做板级波形与供电/复位取证，重点看 `CS/SCK/MOSI/MISO/RST`
-3. 若板级取证证明 CH390 端真实有响应，再回到软件侧处理 `mode0` 与 packet SRAM 连续事务等兼容性问题
-4. 在 CH390 可可信通信后，再验证真正的链路建立、收发与中断路径
-5. 验证 UART2/3 透传功能
-6. 补充双向透传稳定性与丢包测试
+1. 在当前可读写基线下，优先验证 `default_config`、MAC、PHY 协商/链路、IRQ、RX/TX 是否完整生效
+2. 同步用芯片脚侧波形与电源域量测验证 `RST/CS/SCK/MOSI/MISO/INT` 和 `VDDK/AVDD33/VDDIO/AVDD33`
+3. 若链路与寄存器状态可信，再推进 TCP Server / TCP Client 与 UART2 / UART3 的双向联调
+4. 完成后补充吞吐、丢包、长稳与异常恢复测试
 
 ## 十一、当前结论
 
@@ -312,6 +310,7 @@ while (1)
 
 1. 系统主循环、RTT、定时器心跳、UART 配置路径均可正常工作
 2. 已修复并验证多个真实软件问题，且相关中间里程碑已提交版本库
-3. CH390 当前失败边界已被压缩到“器件未在总线上给出可信响应”
-4. 在相同板卡上，硬件 SPI 读寄存器与 bit-bang 读寄存器均返回全 `0xFF`
-5. 因此最可信的当前判断是：剩余问题更偏向硬件/总线/器件状态，而不是普通软件逻辑错误
+3. CH390D 当前已恢复基础寄存器读写，且已在实机上验证 `VID=0x1C00`、`PID=0x9151`、`REV=0x2B`、PHY ID 可读
+4. 运行时 `lwIP netif` 已观察到 `LINK_UP` 置位，说明当前阶段已不再是“完全无响应”或“链路始终未起”
+5. 当前硬件修复后，ARP/Ping 基础链路已验证通过，后续重点转为业务流量与长稳验证
+6. 板级供电完整性应作为 CH390D 调试前置检查项，而不是放到软件排查后期才介入